4Modellierung des 12-Bit-Mikroprozessor-Systems(2)
Die Abb. 4.1 zeigt das veränderte Blockdiagramm des Mikroprozessor-Systems gegenüber dem Entwurf in Kap. 3. Die wesentlichen Änderungen liegen beim Operationswerk und beim RAM-Speicher. Der RAM-Speicher wird hier mit Hilfe eines IP-Core-Generators erzeugt. Die Komponenten des Operationswerkes werden alle bis auf die AKKU-Einheit nach der Behavioral-Methode erstellt. Hier soll weniger die Optimierung des Mikroprozessor-Systems betrachtet werden, sondern die unterschiedlichen VHDL-Modelle mit den entsprechenden Synthese-Ergebnissen.
Die Bezeichnungen der Ein- und Ausgangssignale für die beiden Mikroprozessor-Systeme sind gleich geblieben [18].
Get Prozessorentwurf mit VHDL now with the O’Reilly learning platform.
O’Reilly members experience books, live events, courses curated by job role, and more from O’Reilly and nearly 200 top publishers.
